### 明細書

# フラットディスプレイ装置

# 発明の背景

## 技術分野

5

本発明は、フラットディスプレイ装置に関し、例えば絶縁基板上に駆動回路を 一体に形成した液晶表示装置に適用することができる。本発明は、階調データを 複数系統に振り分ける際のサンプリングに対応するタイミングで、各系統の階調 データを対応する水平駆動回路でサンプリングすることにより、従来に比して構 10 成を簡略化し、さらには消費電力を少なくすることができる。

### 背景技術

近年、例えばPDA (Personal Digital Assistants)、携帯電話等の携帯端 末装置に適用されるフラットディスプレイ装置である液晶表示装置においては、 15 液晶表示パネルを構成する絶縁基板であるガラス基板上に、液晶表示パネルの駆 動回路を一体に形成することにより、いわゆる狭額縁化を図り、構成を簡略化し 、消費電力を低減するようになされている。

このような液晶表示装置においては、例えば奇数列の画素と偶数列の画素とを それぞれ奇数列用及び偶数列用の水平駆動回路で駆動し、これら奇数列用及び偶 20 数列用の水平駆動回路をそれぞれ液晶表示パネルの上下に配置することにより、 表示部における配線パターンを効率良くレイアウトして高精細に画素を配置する ようになされている。

すなわち第1図は、この種の液晶表示装置を示す平面図である。この液晶表示装置1は、液晶セル、この液晶セルのスイッチイング素子であるポリシリコンT 25 FT (Thin Film Transistor:薄膜トランジスタ)、保持容量とにより各画素が形成され、この各画素をマトリックス状に配置して矩形形状による表示部2が形成される。液晶表示装置1は、この表示部2の対向する上下の辺に沿って、それぞれ奇数列用及び偶数列用の水平駆動回路30、3Eが形成され、残る縦方向に延長する2辺のうちの1辺に沿って垂直駆動回路5が形成される。液晶表示装置

1は、シリアルパラレル変換回路(SP変換回路) 6を介してそれぞれ奇数列用及び偶数列用の階調データDodd、Devenが例えばラスタ走査順に入力される。なおここで階調データは、表示部 2 における各画素の明るさを示すデータである。

- 5 この液晶表示装置1において、タイミングジェネレータ7は、この液晶表示装置1の動作に必要な動作基準の各種タイミング信号を生成して出力する。この処理において、タイミングジェネレータ7は、第2図に示すように、この液晶表示装置1に供給されるシリアルデータによる階調データD1に同期したマスタクロックMCKを上位のクロックジェネレータより入力し(第2図(A)及び(B)
- 10 )、このマスタクロックMCKを分周、位相調整して画像データD1のサンプリングクロックsck(第2図(C))を生成する。またこのサンプリングクロックsckを基準にしてサンプリングしたデータについて、このサンプリングしたデータの位相を補正するタイミング補正用のクロックdck(第2図(F))を生成する。またこのサンプリ
- 15 ングクロック s c k を分周し、奇数列用及び偶数列用の階調データD o d d、D e v e n について、水平駆動回路 3 O、 3 E におけるサンプリング用のサンプリングクロックHCK(第 2 図(I))を生成する。

シリアルパラレル変換回路 6 は、第3図に示すように、階調データD1をそれ ぞれ奇数列用及び偶数列用のサンプリングラッチ8O、8 Eに入力し、偶数列用 20 のサンプリングラッチ8 Eにおいては、サンプリングクロック s c k により階調 データD1をサンプリングして出力するのに対し(第2図(B)、(C)及び( E))、奇数列用のサンプリングラッチ8 Oにおいては、インバータ9を介して サンプリングクロック s c k を入力することにより、このサンプリングクロック s c k の反転信号により階調データD1をサンプリングして出力する(第2図( 25 B)、(C)及び(D))。これによりシリアルパラレル変換回路 6 は 順次入

25 B)、(C)及び(D))。これによりシリアルパラレル変換回路 6 は、順次入力される階調データD 1 を順次循環的にサンプリングして複数系統の階調データに変換するようになされ、この液晶表示装置 1 は、この複数系統が奇数列用及び偶数列用の 2 系統に設定されるようになされている。

位相調整回路100及び10Eは、それぞれサンプリングラッチ80及び8E

の出力データDod及びDevをタイミング補正用のクロックdckによりラッチし、これによりこれら奇数列用及び偶数列用の階調データDod及びDevのタイミングを補正する。これによりシリアルパラレル変換回路6は、タイミングの一致してなる奇数列用及び偶数列用による2系統の階調データDodd及びDevenを位相調整回路100及び10Eから出力する(第2図(G)及び(H))。データ出力回路110及び11Eは、バッファ回路により構成され、これら奇数列用及び偶数列用の階調データDodd及びDevenをそれぞれ対応する奇数列用及び偶数列用の水平駆動回路30及び3Eに出力する。

これらにより奇数列用及び偶数列用の水平駆動回路3O及び3Eにおいては、 
それぞれ奇数列用及び偶数列用の階調データDodd及びDevenが同期して 
入力され、この階調データDodd及びDevenに基づいて、それぞれ奇数列 
及び偶数列の画素について、階調を設定する。すなわち水平駆動回路3O及び3 
Eにおいて、それぞれサンプリングラッチ12O及び12Eは、サンプリングクロックHCKを基準にして、奇数列及び偶数列の列数による複数のラッチにより 
この画像データを順次循環的にラッチする(第2図(G)、(H)及び(I))。これにより水平駆動回路3O、3Eは、それぞれラスタ走査順で入力される階調データDodd及びDevenをライン単位で区切ってサンプリングラッチ12O、12Eに一時保持する。

続く第2ラッチ13〇、13Eは、それぞれサンプリングラッチ12〇、12 Eを構成する各ラッチのラッチ結果を水平走査の周期で同時並列的にラッチし、 これによりこのようにしてライン単位による階調データDodd、Devenを ライン単位でまとめて続くディジタルアナログ変換回路(DAC:Digital to A nalog Converter)14〇、14Eに出力する。ディジタルアナログ変換回路1 4〇、14Eは、それぞれ第2ラッチ13〇、13Eから出力される複数系統の 階調データDodd、Devenをディジタルアナログ変換処理して出力することにより、これら各階調データDodd、Devenに対応する各画素の駆動信 号を生成して出力する。これにより水平駆動回路3〇及び3Eは、サンプリング ラッチ12〇、12Eによるサンプリング結果により対応する列への出力信号レ ベルを設定するようになされている。

水平駆動回路3O、3Eは、このようにして形成される複数系統の駆動信号が表示部2の信号線(列線)に供給され、これにより各信号線においては、それぞれ奇数列及び偶数列について、縦方向に連続する画素の階調データDodd、Devenに対応する駆動電圧に、順次循環的に設定されるようになされている。

5 垂直駆動回路 5 においては(第1図)、この信号線における駆動電圧の設定に 対応して、表示部 2 のゲート線(行線)を順次選択して対応する画素のTFTを オン状態に設定する。これにより液晶表示装置 1 においては、階調データ D 1 に よる所望の画像を表示し得るようになされている。

しかして液晶表示装置1においては、このように水平駆動回路3O、3Eのサンプリングラッチ12で順次入力される階調データDodd及びDevenを順次サンプリングしてライン単位でまとめ、第2ラッチ13O、13Eに転送することにより、このサンプリングラッチ12におけるラッチの順序にあっては、この液晶表示装置1に入力される画像データD1の配列に対応して種々に設定することができ、例えば特開平10-17371号公報、特開平10-177368 号公報等においては、これらの設定に係る種々の工夫が提案されるようになされている。

ところでこの種の液晶表示装置においては、駆動回路の構成を簡略化し、さら には消費電力を少なくすることが求められる。

20 発明の開示

本発明は以上の点を考慮してなされたもので、従来に比して構成を簡略化し、 さらには消費電力を少なくすることができるフラットディスプレイ装置を提案し ようとするものである。

かかる課題を解決するため本発明においては、フラットディスプレイ装置に適 25 用して、シリアルパラレル変換回路は、順次循環的なサンプリングに対応するタイミングにより複数系統の階調データをそれぞれ対応する水平駆動回路に出力し、各系統の水平駆動回路は、それぞれシリアルパラレル変換回路における順次循環的なサンプリングに対応するタイミングにより、複数のサンプリング回路で、対応する系統の階調データをサンプリングする。

本発明の構成によれば、フラットディスプレイ装置に適用して、シリアルパラレル変換回路は、順次循環的なサンプリングに対応するタイミングにより複数系統の階調データをそれぞれ対応する水平駆動回路に出力し、各系統の水平駆動回路は、それぞれシリアルパラレル変換回路における順次循環的なサンプリングに対応するタイミングにより、複数のサンプリング回路で、対応する系統の階調データをサンプリングすることにより、シリアルパラレル変換回路から出力される複数系統の階調データにおいては、シリアルパラレル変換回路における順次循環的なサンプリングに対応するタイミングで出力された後、このタイミングに対応するサンプリングにより各水平駆動でサンプリングされる。これによりシリアルパラレル変換回路から何らタイミングの一致を図ることなく階調データを出力して画像の表示に供することができ、その分、タイミングの一致を図る構成を省略して構成を簡略化し、また消費電力を少なくすることができる。

#### 図面の簡単な説明

15 第1図は、従来の液晶表示装置を示すブロック図である。

第2図は、従来の液晶表示装置の動作の説明に供するタイムチャートである。

第3図は、従来の液晶表示装置の一部を詳細に示すブロック図である。

第4図は、本発明の第1の実施例に係る液晶表示装置を示すブロック図である

20 第5図は、第4図の液晶表示装置の動作の説明に供するタイムチャートである

第6図は、第4図の液晶表示装置の一部を詳細に示すブロック図である。

第7図は、第4図の水平駆動回路を示すブロック図である。

第8図は、本発明の第2の実施例に係る液晶表示装置の一部を示すブロック図 25 である。

第9図は、第8図の液晶表示装置におけるサンプリングラッチを示す接続図である。

第10図は、本発明の第3の実施例に係る液晶表示装置の一部を示すブロック 図である。

## 発明を実施するための最良の形態

以下、適宜図面を参照しながら本発明の実施例を詳述する。

- (1) 第1の実施例
- 5 (1-1) 第1の実施例の構成

第4図は、第1図との対比により本発明の実施例に係る液晶表示装置を示すブロック図である。この液晶表示装置21においては、シリアルパラレル変換回路26、水平駆動回路23O、23E、これらシリアルパラレル変換回路26及び水平駆動回路23O、23Eに係るタイミングジェネレータ27の構成が異なる10点を除いて、第1図について上述した液晶表示装置1と同一に構成される。

この液晶表示装置21は、例えば携帯電話に組み込まれて、この携帯電話の画像データを処理する中央処理ユニットから、赤色、青色、緑色の各画素の階調を示してなる階調データD11の入力を受け付ける。この実施例において、階調データD11は、赤色、青色、緑色の各画素の階調データが同時並列的に、ラスタを査査の順序により供給されるようになされている。ここで各画素においては、6ビットの階調データが割り当てられるようになされ、これによりこの実施例では18ビットパラレル(6ビット×3)による階調データD11が入力されるようになされている。

タイミングジェネレータ 2 7 は、第 5 図に示すように、この階調データ D 1 1 20 に同期したマスタクロックMCKを上位のクロックジェネレータより入力し(第 5 図(A)及び(B))、このマスタクロックMCKを分周、位相調整して画像 データ D 1 1 のサンプリングクロック s c k (第 5 図(C))を生成する。また このサンプリングクロック s c k を分周、位相補正し、奇数列用の階調データ D o d d について、水平駆動回路 2 3 Oにおけるサンプリング用のサンプリングクロック ロック H C K o d (第 5 図(F))を生成する。また同様にサンプリングクロック s c k を処理して、このサンプリングクロック H C K o d (第 5 図(F))に 対して 1 / 4 クロック 周期だけ位相が遅延してなる水平駆動回路 2 3 Eにおける サンプリング用のサンプリングクロック H C K e v (第 5 図(G))を生成する

第3図との対比により第6図に示すように、シリアルパラレル変換回路26は、18ビットパラレルの階調データD11をそれぞれ奇数列用及び偶数列用のサンプリングラッチ28O、28 Eに入力し、偶数列用のサンプリングラッチ28 Eにおいては、サンプリングクロックsckにより階調データD11をサンプリングラッチ28 Oにおいては、インバータ29を介してサンプリングクロックsckの反転信号 レより階調データD11をサンプリングクロックsckの反転信号 により階調データD11をサンプリングして出力する(第5図(B)、(C)及び(D))。これによりシリアルパラレル変換回路26は、順次入力される階調 データD1を交互に奇数列用及び偶数列用に振り分けるようになされている。しかしてこの実施例では、表示部2に形成された赤色、青色、緑色による1組の画素により、順次奇数列、偶数列が形成されることになる。

シリアルパラレル変換回路26は、このようにしてサンプリングラッチ280、28Eにそれぞれラッチされてなる奇数列用及び偶数列用の階調データDod DびDevをそれぞれバッファ回路構成によるデータ出力回路310及び31Eを介して奇数列用及び偶数列用の水平駆動回路230及び23Eに出力する。これによりシリアルパラレル変換回路26は、位相調整回路が省略され、また階調データD11のビット数に対応して構成される点を除いて、第3図について上述したシリアルパラレル変換回路6と同一に構成されるようになされている。

20 しかしてこれによりシリアルパラレル変換回路26は、サンプリングラッチ280、28 Eにおける順次循環的なサンプリングに対応するタイミングにより複数系統の階調データをそれぞれ対応する水平駆動回路230、23 Eに出力するようになされ、この実施例では、サンプリングラッチ280、28 Eのサンプリングによりタイミングが異なってなる奇数列用及び偶数列用の階調データDodをひからであるタイミングのままで出力するようになされている。これによりシリアルパラレル変換回路26は、例えば表示部2において、水平方向の1列が240本×赤色、青色、緑色の画素により構成されている場合、水平方向の1ライン分が240本×赤色、青色、緑色分のデータ列による階調データD1を、120本×赤色、青色、緑色分のデータ列による2系統の階調データD

od及びDevに分割するようになされている。

水平駆動回路230及び23Eは、このようにタイミングが異なってなる階調データDod及びDevに対応して、サンプリングラッチ280、28Eにおける順次循環的なサンプリングに対応するタイミングにより、順次、対応する系統の階調データDod及びDevをサンプリングする点を除いて、具体的には、それぞれタイミングが異なってなるサンプリングクロックHCKod及びHCKevによりサンプリングラッチ320、32Eで階調データDod及びDevを順次ラッチする点を除いて、また階調データDod及びDevのビット数に対応するように構成される点を除いて、第3図について上述した水平駆動回路30及び103Eと同一に構成される。

すなわち水平駆動回路23O及び23Eにおいて、サンプリングラッチ32O及び32Eは、それぞれサンプリングクロックHCKod及びHCKevを基準にして、奇数列及び偶数列の列数による複数のラッチにより階調データDod及びDevを順次循環的にラッチする(第5図(D)~(G))。この実施例においては、第7図に示すように、階調データD11(Dod及びDev)が赤色、緑色、青色の画素に対応する各6ビットの階調データDR、DG、DBが同時並列的に伝送されて構成されることにより、サンプリングラッチ32O及び32Eは、これら赤色、緑色、青色の階調データDR、DG、DBをそれぞれサンプリングするサンプリングラッチ(SL)42R、42G、42Bを1組にした複数のサンプリングラッチ42により順次循環的に階調データDod及びDevをサンプリングラッチ42により順次循環的に階調データDod及びDevをサンプリングする。

続く第2ラッチ33O、33Eは(第6図)、それぞれサンプリングラッチ32O、32Eを構成する各ラッチのラッチ結果を水平走査の周期で同時並列的にラッチし、これによりこのようにしてライン単位による階調データDod、Devをライン単位でまとめて続くディジタルアナログ変換回路(DAC:Digital to Analog Converter)34O、34Eに出力する。しかしてこの場合も、第2ラッチ33O、33Eは、第7図に示すように、赤色、緑色、青色の階調データDR、DG、DBをそれぞれラッチするラッチ43R、43G、43Bを1組にした複数のラッチ(L)43によりサンプリングラッチ32O、32Eの出力デ

ータをラッチするようになされている。

ディジタルアナログ変換回路34O、34Eは(第6図)、それぞれ第2ラッチ33O、33Eから出力される複数系統の階調データDod、Devをディジタルアナログ変換処理して出力することにより、これら各階調データDod、Devをディジタルアナログ変換処理して出力する。すなわちこの場合も第7図に示すように、ディジタルアナログ変換回路34O、34Eは、赤色、緑色、青色の階調データDR、DG、DBをそれぞれディジタルアナログ変換処理するディジタルアナログ変換回路(DA)44R、44G、44Bを1組にした複数のディジタルアナログ変換回路44によりラッチ33O、33Eの出力データを10ディジタルアナログ変換処理するようになされている。

なお第7図に示す構成において、HSTは、ライン走査周期で出力されるタイミングパルスであり、水平駆動回路23O、23Eにおいては、このタイミングパルスHSTをシフトレジスタ(SR)45によりサンプリングクロックHCKで順次転送してサンプリングラッチ42R、42G、42Bのサンプリングパル スを生成するようになされている。

## (1-2) 第1の実施例の動作

以上の構成において、この液晶表示装置21においては(第4図)、この液晶表示装置21が設けられてなる装置の中央処理ユニット等から、表示に供する各画素の階調を示すデータの連続による階調データD11が順次シリアルパラレル 変換回路26に入力され、ここで順次循環的にサンプリングされて奇数列用の階調データDod、偶数列用の階調データDod、偶数列用の階調データDod、偶数列用の階調データDod、偶数列用の階調データDod、偶数列用の階調データDod、偶数列用の階調データDod、偶数列用の階調データDod、これにより各列の階調に対応する駆動信号が出力される。またこの駆動信号の出力に対応して垂直駆動回路5により表示部2のラインが順次循環的に選択され、これにより順次各画素の階調が設定される。これにより水平駆動回路230及び23Eにより、対応する奇数列、偶数列について、垂直駆動回路5で選択されたラインの画素が、階調データDod、Devによる階調に設定される。

液晶表示装置21においては、このようにして階調データD11を2系統の階 調データDod、Devに変換して各系統の水平駆動回路230、23Eでそれ

ぞれ処理することにより、表示部が高精細により作成されて階調データD11のデータ転送速度が高速度化している場合でも、水平駆動回路230、23Eにおいては処理速度を低下させて処理することができ、その分、消費電力を低減して簡易な構成により高精細の画像を表示できるようになされている。

5 この液晶表示装置 2 1 においては (第7図)、このようにして処理されてなる 階調データ D 1 1 が、赤色、青色、緑色の画素に対応する各 6 ビットによる 3 種類の階調データを 1 組にして、これら 6 ビットの階調データが同時並列的に入力されてシリアルパラレル変換回路 2 6 により 2 系統に分離され、またこの 2 系統によるデータがそれぞれ水平駆動回路 2 3 O、 2 3 E で処理され、これによって 10 もシリアルパラレル変換回路 2 6、水平駆動回路 2 3 O、 2 3 E の処理速度を低下させて消費電力を低減し、簡易な構成により高精細の画像を表示できるようになされている。

またこのようにして階調データを処理するにつき、表示部2を保持するガラス 基板上に、これらシリアルパラレル変換回路26、水平駆動回路230、23E 、垂直駆動回路5、タイミングジェネレータ27が一体に作成され、さらにはそれぞれ水平駆動回路230、23Eが表示部2の上下に設けられ、これらにより 各画素と各回路ブロックとの間の配線パターンを効率良く配置して高精細の画像を表示できるようになされ、さらには消費電力を低減し、いわゆる狭額縁化できるようになされている。

20 このようにして2系統の水平駆動回路23〇、23Eにより階調データDod、Devを処理するにつき、この液晶表示装置21では(第4図及び第6図)、シリアルパラレル変換回路26において、階調データD11が順次循環的にサンプリングされて奇数列及び偶数列による2系統の階調データDod、Devに変換された後、このサンプリングに係るタイミングのまま水平駆動回路23〇、225 3Eに出力され、水平駆動回路23〇、23Eでシリアルパラレル変換回路26におけるサンプリングに係るタイミングに対応するタイミングで、それぞれサンプリングされて処理される。

これにより液晶表示装置21では、シリアルパラレル変換回路26において、 これら階調データDod、Devのタイミングを補正する位相調整回路(第3図

)を省略し、その分、従来に比して構成を簡略化できるようになされ、また消費電力を少なくすることができるようになされている。具体的に、第3図について上述した位相調整回路100、10Eは、通常1ビット当たり20個程度のトランジスタにより構成され、これによりこの実施例のように赤色、青色、緑色に係5る各Nビット階調データを同時並列的に処理する場合、20個×3×2×N個のトランジスタが位相調整回路100、10Eに必要となる。この実施例の場合では、このNビットが6ビットであることにより、720個のトランジスタが必要になる。これによりこの液晶表示装置21においては、第3図について上述した液晶表示装置1に比して、トランジスタを720個少なくすることができ、その分、消費電力を低減し、さらには狭額縁化することができる。

なお液晶表示装置21においては、このようにシリアルパラレル変換回路26については、構成を簡略化できるものの、タイミングジェネレータ27においては、水平駆動回路230、23EにそれぞれサンプリングクロックHCKod、HCKevを出力しなければならなくなることにより、構成が煩雑になるとも考えられる。しかしながら実際上、それまで位相調整回路100、10Eに出力していたタイミング補正用のクロックdckを出力しなくてもよくなることにより、タイミングジェネレータ27においては、従来の液晶表示装置1とほぼ同一の規模により構成することができ、これらによりシリアルパラレル変換回路26の構成を簡略化できる分、液晶表示装置21においては、従来に比して構成を簡略

#### (1-3)第1の実施例の効果

以上の構成によれば、シリアルパラレル変換回路26により階調データを複数 系統に振り分けるようにし、この複数系統に振り分ける際のサンプリングに対応 するタイミングで、各系統の階調データを対応する水平駆動回路でサンプリング 25 することにより、シリアルパラレル変換回路26から出力する複数系統の階調デ ータの位相を一致させる構成を省略することができ、その分、従来に比して構成 を簡略化し、さらには消費電力を少なくすることができる。

`またこのシリアルパラレル変換回路、複数系統の水平駆動回路、シリアルパラレル変換回路及び数系統の水平駆動回路に動作基準のタイミング信号を出力する

タイミングジェネレータを表示部の絶縁基板上に一体に形成するようにして、表示部の周辺構成を簡略化することができ、その分、狭額縁化することができる。

またこの複数系統を、表示部における奇数列と偶数列とに対応する系統であるようにし、各系統の水平駆動回路を表示部の上下にそれぞれ配置することにより 5 、表示部における配線パターンを効率良くレイアウトして高精細に画素を配置することができる。

# (2) 第2の実施例

第8図は、本発明の第2の実施例に係る液晶表示装置51を示すブロック図である。この実施例では、赤色、青色、緑色の画素に対応する階調データの連続に10 よる階調データD21が入力され、これにより第1の実施例について上述した階調データD11の処理に係る液晶表示装置21に比して、高転送レートによる階調データD21により画像表示するようになされている。

この液晶表示装置51においては、シリアルパラレル変換回路56によりこの階調データD21を順次循環的にサンプリングして奇数列及び偶数列の階調デー りつのは及びDevを生成し、この奇数列及び偶数列の階調データDのは及びDevによりそれぞれ水平駆動回路530及び53Eで表示部2を駆動するようになされている。液晶表示装置51において、水平駆動回路530及び53Eは、この液晶表示装置51に入力される階調データD21のビット数に対応して、処理対象である階調データDのは及びDevのビット数が異なる点に係る構成、奇数列及び偶数列が表示部2の水平方向の画素単位で設定されてなる点に係る構成を除いて、第1の実施例に係る水平駆動回路230及び23Eと同一に構成されるようになされている。

これに対してシリアルパラレル変換回路 5 6 は、階調データ D 2 1 を順次循環的にサンプリングし、このサンプリングに対応するタイミングにより複数系統の 階調データ D o d 及び D e v をそれぞれ対応する水平駆動回路 5 3 O 及び 5 3 E に出力し、これにより液晶表示装置 5 1 では、第 1 の実施例と同一の効果を得ることができるようになされている。

この実施例において、シリアルパラレル変換回路56は、この順次循環的なサンプリングの際に、階調データD21の振幅を拡大して複数系統のデータに変換

した後、これら各系統のデータの振幅を抑圧して元の振幅により出力するようになされ、これにより高転送レートによる階調データD21について、確実に処理できるようになされている。

このため液晶表示装置51においては、第8図において符号A及びCにより破ります。 線で囲って示すように、シリアルパラレル変換回路56の入力側、シリアルパラレル変換回路56の出力側及び水平駆動回路530、53E等が、階調データD21の出力回路と同一の電源電圧に保持された低電圧ブロックにより作成され、また符号Bにより破線で囲って示すように、シリアルパラレル変換回路56の残りの回路ブロックが、この低電圧ブロックに比して電源電圧の高い高電圧ブロックにより構成されるようになされている。

シリアルパラレル変換回路56は、このような振幅の拡大、縮小をレベルシフトにより実行する。すなわち第9図は、このシリアルパラレル変換回路56を構成するサンプリングラッチ58Oの1ビット分の構成を示す接続図である。なお偶数系統のサンプリングラッチ58Eにおいては、動作基準であるサンプリング クロックsckが異なる点を除いて同一であることにより、説明は省略する。

シリアルパラレル変換回路 5 6 は、ゲート及びドレインがそれぞれ共通に接続されたNチャンネルMOS (以下、NMOSと呼ぶ)トランジスタQ1及びPチャンネルMOS (以下、PMOSと呼ぶ)トランジスタQ2からなるCMOSインバータと、同様に、ゲート及びドレインがそれぞれ共通に接続されたNMOS トランジスタQ3及びPMOSトランジスタQ4からなるCMOSインバータとが電源電圧3.3 [V]の電源ラインとグランドとの間に並列に設けられる。シリアルパラレル変換回路 5 6 は、これら2つのCMOSインバータが直列に接続され、トランジスタQ1及びQ2によるインバータに階調データD21が入力される。これによりシリアルパラレル変換回路 5 6 は、これらトランジスタQ1~25 Q4により振幅が3.3 [V]による階調データD21の反転、非反転出力を生成し、これらトランジスタQ1~Q4によりコンプリメンタリーパルス発生部を構成する。

さらにシリアルパラレル変換回路 5 6 は、NMO S トランジスタQ 5 及び P M O S トランジスタQ 6 からなる C MO S インバータと、NMO S トランジスタQ

7及びPMOSトランジスタQ8からなるCMOSインバータとにより比較器構 成のCMOSラッチセルが形成され、サンプリングクロックsck(奇数列側で はこのサンプリングクロックsckの反転信号)により動作するNMOSトラン ジスタQ9を介して、トランジスタQ1~Q4による階調データD21の非反転 5 出力がこのラッチセルに供給される。またシリアルパラレル変換回路 5 6 は、N MOSトランジスタQ10及びPMOSトランジスタQ11からなるCMOSイ ンバータと、NMOSトランジスタQ12及びPMOSトランジスタQ13から なるCMOSインバータとに、それぞれトランジスタQ5~Q8によるラッチセ ルの反転出力、非反転出力が供給され、トランジスタQ10及びQ11によるイ 10 ンバータには、さらにサンプリングクロック s c k (奇数列側ではこのサンプリ ングクロックsckの反転信号)により動作するNMOSトランジスタQ14を 介して、トランジスタQ1~Q4による階調データD21の反転出力がこのラッ チセルに供給される。また同様に、サンプリングクロック s c k (奇数列側では このサンプリングsckの反転信号)により動作するPMOSトランジスタQ1 15 5を介して、電圧6 [V] の電源がこれらラッチセル、インバータに供給される 。これによりシリアルパラレル変換回路56は、これらトランジスタQ5~Q1 5により、1stラッチ部を構成し、サンプリングクロックsckに応じて、ト ランジスタQ1~Q4による階調データD21の反転、非反転出力の振幅を拡大 してラッチするようになされている。

20 またシリアルパラレル変換回路 5 6は、NMOSトランジスタQ17及びPMOSトランジスタQ18からなるCMOSインバータと、NMOSトランジスタQ19及びPMOSトランジスタQ20からなるCMOSインバータとにより比較器構成のCMOSラッチセルが電源電圧6[V]により形成され、NMOSトランジスタQ21、Q22を介して、このCMOSラッチセルに1stラッチ部のラッチ結果が供給される。ここでこのNMOSトランジスタQ21、Q22は、トランジスタQ23、Q24によるインバータを介して、サンプリングクロックsckが供給される。シリアルパラレル変換回路56は、NMOSトランジスタQ26及びPMOSトランジスタQ27からなるCMOSインバータを介して、トランジスタQ17~Q20によるラッチセルのラッチ結果を続くデータ出力

回路に出力するようになされている。シリアルパラレル変換回路 5 6 は、これらトランジスタQ 2 1 ~ Q 2 7 により 2 n d ラッチ部を構成するようになされている。

データ出力回路 6 1 O、 6 1 E は、この第 9 図の構成とは逆に、電源電圧 6 〔 V〕の系によりサンプリングラッチ 5 8 O、 5 8 E の出力を受け、電源電圧 3 . 3 〔V〕の系により出力する。

これによりこの実施例において、サンプリングラッチ58O、58Eは、階調データD21の振幅を拡大して順次循環的にサンプリングして複数系統のデータに変換するデータ変換回路を構成し、データ出力回路61O、61Eは、このデータ変換回路による複数系統のデータをそれぞれについて、振幅を抑圧して複数系統の階調データを出力するレベルシフト回路を構成するようになされている。

この第2の実施例によれば、階調データを複数系統に振り分ける際のサンプリングに対応するタイミングで、各系統の階調データを対応する水平駆動回路でサンプリングするようにして、階調データの振幅を拡大して順次循環的にサンプリングして複数系統のデータに変換し、この複数系統のデータの振幅を抑圧して複数系統の階調データを生成することにより、高転送レートによる階調データを処理する場合に適用して第1の実施例と同様の効果を得ることができる。

## (3) 第3の実施例

第10図は、本発明の第3の実施例に係る液晶表示装置81を示すブロック図 である。この実施例においては、第2の実施例と同様に、高転送レートによる階 調データD21により画像表示する場合に適用して、シリアルパラレル変換回路 86において、階調データD21の振幅を拡大して順次循環的にサンプリングして複数系統のデータに変換し、この複数系統のデータの振幅を抑圧して複数系統 の階調データを生成する。

25 この実施例では、このためシリアルパラレル変換回路86において、事前に、レベルシフト回路87により階調データD21の振幅を拡大する。また続くサンプリングラッチ880、88Eにより階調データD21を順次循環的にサンプリングして複数系統のデータに変換し、データ出力回路610、61Eにより元の振幅に戻して出力する。

これによりこの実施例においては、レベルシフト回路87、サンプリングラッチ880、88Eが、階調データD21の振幅を拡大して順次循環的にサンプリングして複数系統のデータに変換するデータ変換回路を構成するようになされている。

5 この第3の実施例によれば、事前に振幅を拡大して階調データD21を処理するようにしても、第2の実施例と同様の効果を得ることができる。

## (4) 他の実施例

なお上述の実施例においては、赤色、青色、緑色の画素に対応する階調データを1組とした階調データD11を2系統に分けて処理する場合、各画素の対応する階調データD21を2系統に分けて処理する場合について述べたが、本発明はこれに限らず、例えば赤色、青色、緑色の画素に対応して階調データを3系統に分けて処理する場合等、この系統数については必要に応じて種々に設定することができる。

また上述の実施例においては、水平駆動回路を表示部の上下に分けて配置する 15 場合について述べたが、本発明はこれに限らず、必要に応じて上下の一方にまと めて配置する場合等にも広く適用することができる。

また上述の実施例においては、本発明を液晶表示装置に適用する場合について述べたが、本発明はこれに限らず、EL (Electro Luminescence)表示装置等、種々のフラットディスプレイ装置に広く適用することができる。

20

上述のように本発明によれば、階調データを複数系統に振り分ける際のサンプリングに対応するタイミングで、各系統の階調データを対応する水平駆動回路でサンプリングすることにより、従来に比して構成を簡略化し、さらには消費電力を少なくすることができる。

25

#### 産業上の利用可能性

本発明は、フラットディスプレイ装置に関し、例えば絶縁基板上に駆動回路を 一体に形成した液晶表示装置に適用することができる。

# 請求の範囲

1. 各画素の明るさを示す階調データを順次入力し、所定の表示部に前記階調データによる画像を表示するフラットディスプレイ装置において、

5 前記階調データを順次循環的にサンプリングし、前記階調データを複数系統の 階調データに変換するシリアルパラレル変換回路と、

前記各系統の階調データに対応して複数設けられ、前記表示部の対応する列の 画素について、対応する前記系統の階調データに応じて階調を設定する水平駆動 回路とを備え、

10 前記水平駆動回路は、

前記対応する系統の階調データを順次サンプリングし、前記対応する系統の階 調データを対応する列に振り分ける複数のサンプリング回路と、

前記サンプリング回路のサンプリング結果により前記列への出力信号レベルを 設定するディジタルアナログ変換回路とを有し、

15 前記シリアルパラレル変換回路は、

前記順次循環的なサンプリングに対応するタイミングにより前記複数系統の階調データをそれぞれ対応する前記水平駆動回路に出力し、

前記各系統の水平駆動回路は、

それぞれ前記シリアルパラレル変換回路における順次循環的なサンプリングに 20 対応するタイミングにより、前記複数のサンプリング回路で、前記対応する系統 の階調データをサンプリングする

ことを特徴とするフラットディスプレイ装置。

- 2. 前記シリアルパラレル変換回路、前記複数系統の水平駆動回路、前記シリア 25 ルパラレル変換回路及び前記複数系統の水平駆動回路に動作基準のタイミング信 号を出力するタイミングジェネレータが、前記表示部の絶縁基板上に形成された ことを特徴とする請求の範囲第1項に記載のフラットディスプレイ装置。
  - 3. 前記複数系統が、前記表示部における奇数列と偶数列とに対応する系統であ

り、


前記各系統の水平駆動回路が、前記表示部の上下にそれぞれ配置された ことを特徴とする請求の範囲第1項に記載のフラットディスプレイ装置。

5 4. 前記シリアルパラレル変換回路は、


前記階調データの振幅を拡大して順次循環的にサンプリングして複数系統のデータに変換するデータ変換回路と、

前記データ変換回路による複数系統のデータのそれぞれについて、振幅を抑圧 して前記複数系統の階調データを出力するレベルシフト回路とを有する


10 ことを特徴とする請求の範囲第1項に記載のフラットディスプレイ装置。




1/11




第2図




第3図








第5図


WO 2005/001804











## 符号の説明

1、21、51、81……液晶表示装置、2……表示部、30、3E、230、23E、530、53E……水平駆動回路、5……垂直駆動回路、6、26、56、86……シリアルパラレル変換回路、7、27……タイミングジェネレータ、80、8E、120、12E、280、28E、320、32E、42、42R、42G、42B、580、58E、880、88E……サンプリングラッチ、9、29……インバータ、100、10E……位相調整回路、110、11E、310、31E、610、61E……データ出力回路、130、13E、330、33E、43、43R、43G、43B……ラッチ、140、14E、340、34E、44、44R、44G、44B……ディジタルアナログ変換回路、45……シフトレジスタ、87……レベルシフト回路、Q1~Q15、Q17~Q24、Q26、Q27……トランジスタ

# INTERNATIONAL SEARCH REPORT

International application No.

			PCT/JP20	04/009235		
A. CLASSIFICATION OF SUBJECT MATTER Int.Cl <sup>7</sup> G09G3/36, 3/20						
According to International Patent Classification (IPC) or to both national classification and IPC						
B. FIELDS SEARCHED.	B. FIELDS SEARCHED.					
Minimum documentation sear Int.Cl <sup>7</sup> G09G3	ched (classification system followed by class / 36, 3/20	ification symbols)				
Daniel de la		<del></del>	·			
Jitsuyo Shinan F Kokai Jitsuyo Sh	ninan Koho 1971-2004 Toro	suyo Shinan Tor oku Jitsuyo Shi	roku Koho nan Koho	1996–2004 1994–2004		
Electronic data base consulted	d during the international search (name of dat	ta base and, where prac	cticable, search ten	ms used)		
C. DOCUMENTS CONSII	DERED TO BE RELEVANT					
<u> </u>	ion of document, with indication, where appr		t passages	Relevant to claim No.		
Y 07 Se Par. Figs.	01-242833 A (Sharp Corp. ptember, 2001 (07.09.01), Nos. [0041] to [0055], [0 1, 4 to 5 6621478 B1	•	·	1-2,4		
Y . 09 Oc Par.	JP 10-268838 A (Hitachi, Ltd.), 09 October, 1998 (09.10.98), Par. Nos. [0093] to [0099]; Fig. 11 (Family: none)		1,4			
Co., 18 Oc Fig.	289822 A (Matsushita Ele Ltd.), tober, 1994 (18.10.94), 5 ly: none)	ctric Indust	rial	3		
X Further documents are	listed in the continuation of Pau C	San makes from		·		
Further documents are listed in the continuation of Box C.  * Special categories of cited documents:  "A" document defining the general state of the art which is not considered to be of particular relevance  "B" earlier application or patent but published on or after the international filling date  "L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)  "O" document referring to an oral disclosure, use, exhibition or other means "P" document published prior to the international filing date but later than the priority date claimed  Date of the actual completion of the international search  25 August, 2004 (25.08.04)		See patent family annex.  "T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone  "Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art  "&" document member of the same patent family  Date of mailing of the international search report  21 September, 2004 (21.09.04)				
Name and mailing address of the ISA/ Japanese Patent Office		Authorized officer				
Facsimile No.		Telephone No.				

## INTERNATIONAL SEARCH REPORT

International application No.
PCT/JP2004/009235

ategory*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.	
Y .	JP 3-132274 A (Sanyo Electric Co., Ltd.), 05 June, 1991 (05.06.91), Fig. 1 (Family: none)	3	
		·	

Form PCT/ISA/210 (continuation of second sheet) (January 2004)

A. 発明の属する分野の分類(国際特許分類(IPC))				
Int. Cl' G 0 9 G 3/36, 3/20				
B. 調査を行った分野	· · · · · · · · · · · · · · · · · · ·			
調査を行った最小限資料(国際特許分類(IPC))				
Int. Cl G O 9 G 3/36, 3/20				
最小限資料以外の資料で調査を行った分野に含まれるもの	<del>.</del>			
日本国実用新案公報 1926-1				
日本国公開実用新案公報 1971-2 日本国実用新案登録公報 1996-2				
日本国登録実用新案公報 1994-2				
国際調査で使用した電子データベース(データベースの名称、	調査に使用した用語)	·		
	•			
C. 関連すると認められる文献   引用文献の		印本ナッ		
カテゴリー* 引用文献名 及び一部の箇所が関連すると	きは、その関連する箇所の表示	関連する 請求の範囲の番号		
X JP 2001-242833 A	(シャープ株式会社)	1-2, 4		
Y 2001.09.07		3		
段落【0041】-【0055】, 【図4】-【図5】	【0078】,【図1】,			
& US 6621478 B1				
	•			
JP 10-268838 A (株元 Y 1998. 10. 09	式会社日立製作所)	1, 4		
1998. 10. 09   段落【0093】-【0099】,	िल्यान न व	3		
(ファミリーなし)				
(2) (2)				
区 C欄の続きにも文献が列挙されている。	□ パテントファミリーに関する別	紙を参照。		
* 引用文献のカテゴリー	の日の後に公表された文献			
「A」特に関連のある文献ではなく、一般的技術水準を示す 「T」国際出願日又は優先日後に公表された文献であって もの 出願と矛盾するものではなく、発明の原理又は理論				
「E」国際出願日前の出願または特許であるが、国際出願日 の理解のために引用するもの				
以後に公表されたもの 「X」特に関連のある文献であって、当該文献のみで発り 「L」優先権主張に疑義を提起する文献又は他の文献の発行 の新規性又は進歩性がないと考えられるもの				
日若しくは他の特別な理由を確立するために引用する 「Y」特に関連のある文献であって、当該文献と他の1以				
文献(理由を付す) 上の文献との、当業者にとって自明である組合せに 「O」口頭による開示、使用、展示等に言及する文献 よって進歩性がないと考えられるもの				
「P」国際出願日前で、かつ優先権の主張の基礎となる出願 「&」同一パテントファミリー文献				
国際調査を完了した日国際調査報告の発送日				
25. 08. 2004	21.9.	2004		
国際調査機関の名称及びあて先	特許庁審査官 (権限のある職員)	2G 9308		
日本国特許庁 (ISA/JP) 郵便番号100~8915	西島 篤宏	·		
東京都千代田区段が関三丁目4番3号	電話番号 03-3581-1101	内線 3225		

C(続き).	関連すると認められる文献	
引用文献の カテゴリー*	・ ・ 引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求の範囲の番号
Y	JP 6-289822 A (松下電器産業株式会社) 1994.10.18,【図5】(ファミリーなし)	3.
Y	JP 3-132274 A (三洋電機株式会社) 1991.06.05,第1図 (ファミリーなし)	3
	,	